Citatele de la Ferris Bueller a fost deoparte, jocul de viață Conway este automata celulară clasică pe care ajungem toți toți. Metoda tipică este doar de a itera peste fiecare celulă din grilă, calculând următoarea stare într-un nou tampon de rețea. [K155LA3] Prezentați-vă că în capul său prin implementarea jocului de viață în hardware-ul unui FPGA.
[Versiunea K155La3] utilizează daltă, un nou HDL din comunitățile Berkley și Riscv. Sub Hood, Chisel este scala cu unele biblioteci personalizate care știu cum să scrie conceptele Scala pe hardware. În curse largi, Verilog și VHDL se concentrează pe exprimarea hardware-ului și apoi se adaugă abstractizare pe partea de sus a anului. Chisel și alte limbi HDL mai noi se concentrează pe exprimarea elementelor de nivel înalt la nivel înalt, care sunt cartografiate pe hardware. FPGAS deja harta circuitelor complexe și hardware pe Luts și alte felii, deci ce este un alt strat de abstractizare?
FPGA aleasă pentru acest proiect este o digilent Arty A7 cu un VGA PMOD pentru a transforma RGB444 în semnale analogice pentru a afișa efectiv. Ce este remarcabil despre implementarea lui [K155LA3] este cât de repede este. Chiar și la 60 de cadre pe secundă este practic cât de repede se poate descurca monitorul. Desigur, multe computere care se află în jurul dvs. puteți simula o grilă de 60 x48 la 60 fps. Apoi, în loc să conectați logica rețelei la ceasul VGA de 60 Hz, el îl conectează la oscilatorul extern de 100 MHz. Acum, fiecare pixel din fiecare cadru afișat include peste un milion de generații.
Din păcate, chiar această grilă mică de 60 × 48 ocupă 90% din Luts pe ARTIX-7. În viitor, ne-ar plăcea să vedem o implementare a hardware-ului FPGA și mai mare, capabilă să se ocupe de rețelele care ar putea avea computere întregi în ele. Și, în mod natural, aceasta nu este prima versiune FPGA a jocului de viață aici la Hackaday.